組合せテスト生成可能な順序回路の新しいクラスの提案とそれに基づくテスト生成法・テスト容易化設計法について

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/3985
File
Title
組合せテスト生成可能な順序回路の新しいクラスの提案とそれに基づくテスト生成法・テスト容易化設計法について
Author
氏名 岡 伸也
ヨミ オカ ノブヤ
別名 OKA Nobuya
氏名 OOI Chia Yee
ヨミ
別名
氏名 市原 英行
ヨミ イチハラ ヒデユキ
別名 ICHIHARA Hideyuki
氏名 井上 智生
ヨミ イノウエ トモオ
別名 INOUE Tomoo
氏名 藤原 秀雄
ヨミ フジワラ ヒデオ
別名 FUJIWARA Hideo
Subject
スルー可検査性
無閉路可検査性
テスト容易化設計
時間展開モデル
組合せテスト生成アルゴリズム
Spage
1
Epage
22
Published Date
2009-04-22
Publisher
[広島市立大学]
Language
jpn
NIIType
Technical Report
Text Version
著者版
Old URI
Set
hiroshima-cu