組合せテスト生成可能な順序回路の新しいクラスの提案とそれに基づくテスト生成法・テスト容易化設計法について
URI | http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/3985 | ||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
File |
proposal.pdf
( 365.0 KB )
Open Date
:2009-04-22
|
||||||||||||||||||||||||||||||
Title |
組合せテスト生成可能な順序回路の新しいクラスの提案とそれに基づくテスト生成法・テスト容易化設計法について
|
||||||||||||||||||||||||||||||
Author |
|
||||||||||||||||||||||||||||||
Subject |
スルー可検査性
無閉路可検査性
テスト容易化設計
時間展開モデル
組合せテスト生成アルゴリズム
|
||||||||||||||||||||||||||||||
Spage |
1
|
||||||||||||||||||||||||||||||
Epage |
22
|
||||||||||||||||||||||||||||||
Published Date |
2009-04-22
|
||||||||||||||||||||||||||||||
Publisher |
[広島市立大学]
|
||||||||||||||||||||||||||||||
Language |
jpn
|
||||||||||||||||||||||||||||||
NIIType |
Technical Report
|
||||||||||||||||||||||||||||||
Text Version |
著者版
|
||||||||||||||||||||||||||||||
Old URI | |||||||||||||||||||||||||||||||
Set |
hiroshima-cu
|