組合せテスト生成可能な順序回路の新しいクラスの提案とそれに基づくテスト生成法・テスト容易化設計法について
URI | http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/3985 | ||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
ファイル |
proposal.pdf
( 365.0 KB )
公開日
:2009-04-22
|
||||||||||||||||||||||||||||||
タイトル |
組合せテスト生成可能な順序回路の新しいクラスの提案とそれに基づくテスト生成法・テスト容易化設計法について
|
||||||||||||||||||||||||||||||
著者 |
|
||||||||||||||||||||||||||||||
キーワード |
スルー可検査性
無閉路可検査性
テスト容易化設計
時間展開モデル
組合せテスト生成アルゴリズム
|
||||||||||||||||||||||||||||||
開始ページ |
1
|
||||||||||||||||||||||||||||||
終了ページ |
22
|
||||||||||||||||||||||||||||||
出版年月日 |
2009-04-22
|
||||||||||||||||||||||||||||||
出版者 |
[広島市立大学]
|
||||||||||||||||||||||||||||||
本文言語 |
日本語
|
||||||||||||||||||||||||||||||
資料タイプ |
テクニカルレポート
|
||||||||||||||||||||||||||||||
著者版フラグ |
著者版
|
||||||||||||||||||||||||||||||
旧URI | |||||||||||||||||||||||||||||||
区分 |
hiroshima-cu
|