強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/4739
File
Title
強可検査性に基づくデータパスのテストプラン生成アルゴリズムの改良について
Title Alternative
An Improvement of the Test Plan Generation Algorithm for Strongly Testable Datapaths
Author
氏名 岡本 直己
ヨミ オカモト ナオキ
別名 OKAMOTO Naoki
氏名 市原 英行
ヨミ イチハラ ヒデユキ
別名 ICHIHARA Hideyuki
氏名 井上 智生
ヨミ イノウエ トモオ
別名 INOUE Tomoo
氏名 細川 利典
ヨミ ホソカワ トシノリ
別名 HOSOKAWA Toshinori
氏名 藤原 秀雄
ヨミ フジワラ ヒデオ
別名 FUJIWARA Hideo
Subject
階層テスト
強可検査性
データパス
テストプラン
Abstract

大規模集積回即こ対するテスト生成を効率よく行う方法として,階層テスト生成法[2]がある.本研究では,階層テスト容易化設計法である,強可検査性に基づくレジスタ転送レベルデータパスのテスト容易化設計法[3]の改良について考察する.従来法[3]を構成する手続きの1つである制御林生成アルゴリズムに着目し,生成される制御経路のタイミング衝突(1つの外部入力から,1つのモジュールの異なる2つの入力までの制御経路の順序深度が等しいこと)の発生を回避するヒューリスティックアルゴリズムを提案する.この結果,ホールド機能を付加するレジスタ数を削減することができる.さらに,モジュールの入力に接続されたレジスタの情報をタイミング衝突の尺度で表現することで,提案するアルゴリズムが,従来法[3]の制約条件を満たさないデータパスに対しても, 有効なテストプランを生成可能であることを示す.実験により,提案するヒューリスティックアルゴリズムが,追加するホールド機能(ハードウエアオーバヘッド)およびテスト実行時間を削減できることを示す.

Journal Title
情報処理学会研究報告. SLDM, [システムLSI設計技術]
Volume
2003
Issue
120
Spage
43
Epage
48
Published Date
2003-11-27
Publisher
情報処理学会
ISSN
09196072
NCID
AA11451459
Language
jpn
NIIType
Technical Report
Text Version
出版社版
Rights
本著作物の著作権は(社)情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。 /The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan.
本文データは学協会の許諾に基づきCiNiiから複製したものである
Relation
isVersionOf:http://ci.nii.ac.jp/naid/110002687599
Relation URL
Old URI
Set
hiroshima-cu