無閉路可検査性に基づくテスト生成のための最適スルー木集合構成法

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/4949
File
Title
無閉路可検査性に基づくテスト生成のための最適スルー木集合構成法
Title Alternative
An Optimization of Thru Trees for Test Generation Based on Acyclical Testability
Author
氏名 森永 広介
ヨミ モリナガ コウスケ
別名 MORINAGA Kohsuke
氏名 岡 伸也
ヨミ オカ ノブヤ
別名 OKA Nobuya
氏名 吉川 祐樹
ヨミ ヨシカワ ユウキ
別名 YOSHIKAWA Yuki
氏名 市原 英行
ヨミ イチハラ ヒデユキ
別名 ICHIHARA Hideyuki
氏名 井上 智生
ヨミ イノウエ トモオ
別名 INOUE Tomoo
Subject
テスト生成
テスト容易化設計
無閉路可検査性
拡張無閉路可検査性
整数計画問題
Abstract

無閉路順序回路のクラスはτ^2-boundedであり,実用的にテスト容易と考えられている[2],[3].さらに,τ^2-boundedでありながら,無閉路順序回路より広いクラスとして,無閉路可検査順序回路[4],拡張無閉路順序回路[5]が提案されている.これらの順序回路の条件は,主にスルー機能で定義されており,一般の順序回路に対して,これらのクラスに基づくテスト容易化設計はスルー機能の付加によって実現できる.よって,そのハードウエアオーバヘッドは,従来の完全スキャン設計に比べて大きく削減できる.本研究では,与えられた順序回路が拡張無閉路可検査性を満たすために付加する必要のあるスルーコストを最小化するための最適スルー木構成法について考察する.拡張無閉路可検査性に基づくテスト容易化設計における最適スルー木集合を求める問題を定式化し,その問題を整数計画問題として表現する.実験により,本手法の有効性を示すとともに,拡張無閉路可検査性の有効性を確認する. / The class of acyclic sequential circuits is τ^2-bounded, i.e., acyclic sequential circuits are practically easily testable [2], [3]. Further, classes of acyclically testable sequential circuits [4] and extended acyclically testable ones [5], which are larger than that of acyclic sequential circuits, have been proposed. A key condition for acyclical/extended acyclical testability is defined mainly by means of thru functions, and hence, a given sequential circuit can be modified into such testable circuits by adding thru functions. Consequently, the DFT overhead can be reduced compared to conventional full scan design. This paper presents a method for implementing optimal thru trees which minimize the hardware cost required for extended acyclical testability of a given sequential circuits. We formulate the optimization problem on design for testability with thru trees based on extended acyclical testability, and express the formulation as an integer linear programming (ILP) model. Experimental results show the effectiveness of our formulation, and also demonstrate the effectiveness of the class of extended acyclical testability.

Journal Title
情報処理学会研究報告. SLDM, [システムLSI設計技術]
Volume
2007
Issue
114
Spage
13
Epage
18
Published Date
2007-11-20
Publisher
情報処理学会
ISSN
09196072
NCID
AA11451459
Language
jpn
NIIType
Technical Report
Text Version
出版社版
Rights
本著作物の著作権は(社)情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。 / The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan.
Relation
isVersionOf:http://ci.nii.ac.jp/naid/110006533255
Relation URL
Old URI
Set
hiroshima-cu