内部平衡構造に基づく部分スキャン設計法に関する考察

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/5302
ファイル
タイトル
内部平衡構造に基づく部分スキャン設計法に関する考察
著者
氏名 高崎 智也
ヨミ タカサキ トモヤ
別名 TAKASAKI Tomoya
氏名 井上 智生
ヨミ イノウエ トモオ
別名 INOUE Tomoo
氏名 藤原 秀雄
ヨミ フジワラ ヒデオ
別名 FUJIWARA Hideo
キーワード
順序回路
テスト生成
内部平衡構造
バイパスフリップフロップ
拡張部分スキャン設計
抄録

筆者らは先に組合せ回路のテスト生成アルゴリズムでテスト生成可能な順序回路として, 平衡構造を拡張した内部平衡構造順序回路を提案した.本論文ではその内部平衡構造に基づく部分スキャン設計法およびそのテスト生成法を提案する.更に, 順序回路内のフリップフロップに限らず信号線をバイパスフリップフロップ(スキャンとバイパスの機能を有するフリップフロップ)に置き換え, テスト生成容易な順序回路に変換する拡張部分スキャン設計の手法を取り入れ, 核回路を内部平衡構造とする拡張部分スキャン設計法を提案する.この拡張部分スキャン設計において, スキャン化による面積オーバヘッドを小さくするフリップフロップや信号線を選択する方法を述べる.また, 核回路を内部平衡構造とする部分スキャン設計および拡張部分スキャン設計された回路について, 核回路に対するテスト生成法とスキャン化により新たに付加した回路のテスト生成法について述べ, これらのテスト生成法を用いて生成されるテスト系列が正しいテスト系列であることの正当性を示す.更に, ベンチマーク回路に対する実験結果より, 提案した部分スキャン設計および拡張部分スキャン設計が少ない面積オーバヘッドで実現できることを示す.

査読の有無
掲載雑誌名
電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ
J81-D-1
3
開始ページ
318
終了ページ
327
出版年月日
1998-03-25
出版者
社団法人電子情報通信学会
ISSN
0915-1915
NCID
AN10071319
NAID
110003315687
本文言語
日本語
資料タイプ
学術雑誌論文
著者版フラグ
出版社版
権利情報
copyright©1998 IEICE
関連URL
旧URI
区分
hiroshima-cu