時間展開モデルを用いた無閉路順序回路のテスト系列圧縮方法

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/5304
ファイル
タイトル
時間展開モデルを用いた無閉路順序回路のテスト系列圧縮方法
別タイトル
Test Sequence Compaction Methods for Acyclic Sequential Circuits Using a Time Expansion Model
著者
氏名 細川 利典
ヨミ ホソカワ トシノリ
別名 HOSOKAWA Toshinori
氏名 井上 智生
ヨミ イノウエ トモオ
別名 INOUE Tomoo
氏名 平岡 敏洋
ヨミ ヒラオカ トシヒロ
別名 HIRAOKA Toshihiro
氏名 藤原 秀雄
ヨミ フジワラ ヒデオ
別名 FUJIWARA Hideo
キーワード
時間展開モデル
無閉路順序回路
テスト系列圧縮
テンプレート
逆変換故障シミュレーション
抄録

無閉路順序回路に対するテスト系列は, 時間展開モデルを用いて生成することができる. 本論文では, 時間展開モデルを用いて生成されるテスト系列は(1)テスト系列長が一定である, (2)各外部入力に対する未定義値(X)が存在する位置がテスト生成の対象故障とは無関係に決まる, という性質に着目し, 静的圧縮, 動的圧縮の二つのテスト系列圧縮方法を提案する. まず, テスト系列の値に依存しないテンプレートを用いた静的テスト系列圧縮方法を提案する. また圧縮後のテスト系列を逆変換したテストパターンで, 時間展開モデルに対して故障シミュレーションを実行する逆変換故障シミュレーションによる動的テスト系列圧縮方法を提案する. いくつかの実際の回路にパーシャルスキャン設計を適用して作成した無閉路順序回路で本提案方法を評価した結果, テスト系列長を19〜34%に削減することができた.

査読の有無
掲載雑誌名
電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理
J82-D-I
7
開始ページ
869
終了ページ
878
出版年月日
1999-07-25
出版者
社団法人電子情報通信学会
ISSN
0915-1915
NCID
AA11341020
NAID
110003184360
本文言語
日本語
資料タイプ
学術雑誌論文
著者版フラグ
出版社版
権利情報
copyright©1999 IEICE
関連URL
旧URI
区分
hiroshima-cu