テーブル参照型FPGAにおける論理ブロックの検査法

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/5306
File
Title
テーブル参照型FPGAにおける論理ブロックの検査法
Title Alternative
A Test Methodology for Configurable Logic Blocks of a Look-up Table Based FPGA
Author
氏名 道西 博行
ヨミ ミチニシ ヒロユキ
別名 MICHINISHI Hiroyuki
氏名 横平 徳美
ヨミ ヨコヒラ トクミ
別名 YOKOHIRA Tokumi
氏名 岡本 卓爾
ヨミ オカモト タクジ
別名 OKAMOATO Takuji
氏名 井上 智生
ヨミ イノウエ トモオ
別名 INOUE Tomoo
氏名 藤原 秀雄
ヨミ フジワラ ヒデオ
別名 FUJIWARA Hideo
Subject
FPGA
論理ブロック
ルックアップテーブル
プログラム
故障検出
Abstract

テーブル参照型FPGA(以下,単に,FPGAと呼ぶ)を任意にプログラムするときの正当性を効率良く検査することは,出荷時の検査として重要である.本論文では,FPGAの主要な構成要素の一つである論理ブロック(CLB)を対象に,この種の正当性の検査法を提案している.CLBは一つのルックアップテーブル(LUT),二つのマルチプレクサおよび一つのDフリッブフロップから構成されるものとしている.ここでは,たかだか一つのCLBに多重故障が起こり得るという前提のもとで,まず,一つのCLBを単独に検査する場合のプログラムとテストパターンを導出している.次に,FPGA上でのCLBの配置の規則性に着目して,上述したプログラムとテストパターンを,すべてのCLBに対して同時に適用する方法を与えている.最後に,FPGA内のすべてのCLBを検査するためのプログラム回数が,アレーサイズ(CLB数)に依存しないことを明らかにしている.

Description Peer Reviewed
Journal Title
電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ
Volume
J79-D-1
Issue
12
Spage
1141
Epage
1150
Published Date
1996-12-25
Publisher
社団法人電子情報通信学会
ISSN
0915-1915
NCID
AN10071319
NAID
110003315645
Language
jpn
NIIType
Journal Article
Text Version
出版社版
Rights
copyright©1996 IEICE
Relation URL
Old URI
Set
hiroshima-cu