本稿では, 演算器ベースの再構成デバイスを目指し, 従来のパラレル浮動小数点演算器よりも集積度を高くすることのできるディジットシリアル浮動小数点演算器を提案する.ディジットシリアル浮動小数点演算器の初期評価として, 最もきびしい条件のディジット幅1としたディジットシリアル浮動小数点演算器を使ったFFT回路とパラレル浮動小数点演算器を使ったFFT回路を面積当たりのFlopsで比較した.1ビット幅ではパラレル浮動小数点演算器の方がよい性能であったが, ディジット幅を2以上にした場合にはディジットシリアル浮動小数点演算器の性能がよくなる可能性がある. / In this paper, we propose a digit-serial floating point unit (FPU) to realize a reconfigurable device based on function units. This paper presents a digit-serial FPU can be implemented in a smaller area than a traditional parallel FPU. We compare a Flops per area of a FFT logic with one bit-serial FPUs to a FFT logic with the parallel FPUs. Though the parallel FPUs is better than one bit-serial FPUs, the digit-serial FPUs might be better than the parallel FPUs.