従来の再構成型アーキテクチャはハードウェアのサイズを越えるプログラムは実行不可能という問題点があった.それを解決するために我々はPARSアーキテクチャを提案している.PARSアーキテクチャではプログラムをハードウェア資源に合わせて分割し,それを動的に切り替えることにより,実際のハードウェアよりも大きなサイズのプログラムを実行することが可能である.PARSアーキテクチャでプログラムを実行するにはアプリケーションをデータフローで記述し,アーキテクチャで実行できる形に変換しなければならないが,現段階ではこれを手作業で行っている.本稿ではデータフローを4つ組で表現したコードをPARS用のアセンブラ記述に変換するコンパイラについて述べ,暗号プログラムFEALのFK関数を用いて評価を行った結果を示す. / PARS Architecture is a coarce grain reconfigurable computer which can reconfig function units and wires every cycle. PARS Architecture can execute large scale programs which is over the limit of hardware size by dividing the program into fixed size, called "page", and swich pages dynamically. But handwork is needed to implement programs on PARS architecture, and it is inefficient. It is necessary to develop a compiler for the PARS architecture. In this paper, we show the design and implementation of the compiler for PARS architecture which translate intermediate code into assembler code for PARS architecture. Compilation results of a test program using FK function in encryption program FEAL are also shown.