K出力可能な閉そく網と非閉そく網を階層的に用いたバンク型マルチポートメモリの構成と評価

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/6702
File
Title
K出力可能な閉そく網と非閉そく網を階層的に用いたバンク型マルチポートメモリの構成と評価
Title Alternative
Evaluation of a Hierarchical Bank Based Multi-Port Memory Architecture Using a Multiple Outlets Blocking Network as an Upper Hierarchy and a Non Blocking Network as a Lower Hierarchy
Author
氏名 井上 智宏
ヨミ イノウエ トモヒロ
別名 INOUE Tomohiro
氏名 浅生 宗隆
ヨミ アサオ ムネタカ
別名 ASAO Munetaka
氏名 弘中 哲夫
ヨミ ヒロナカ テツオ
別名 HIRONAKA Tetsuo
氏名 谷川 一哉
ヨミ タニガワ カズヤ
別名 TANIGAWA Kazuya
氏名 小出 哲士
ヨミ コイデ テツシ
別名 KOIDE Tetsushi
氏名 マタウシュ ハンス ユルゲン
ヨミ マタウシュ ハンス ユルゲン
別名 MATTAUSCH Hans Jurgen
Subject
マルチポートメモリ
バンクメモリ
相互結合網
チップ面積
アクセスバンド幅
Abstract

マルチポートメモリを現実的なチップ面積で実現する方法として相互結合網と複数のバンクメモリを用いるバンク型マルチポートメモリがある.バンク型マルチポートメモリでは同一バンクに対するアクセス衝突によるランダムアクセスバンド幅の低下を防ぐため,ポート数に比べてバンクメモリの数を多く設定する必要がある.ところがメモリ容量が少ないオンチップシステムへの応用を考えた場合,相互結合網部分のチップ面積がメモリセル部分のチップ面積と比較して相対的に大きくなる危険性がある.そこで,このような問題を解決する一つの方法として,バンク型マルチポートメモリの相互結合網を階層構造化してチップ面積の削減を図る方法が考えられる.しかしながら使用する相互結合網の組合せによるバンク型マルチポートメモリのハードウェア量とアクセスバンド幅との関係が明確になっていない.また単純に階層構造化をすると上位階層と下位階層間のアクセスバンド幅が低下する問題がある.そこで本論文ではこの問題を改善したバンク型マルチポートメモリの構成の提案,及び,階層構造化する相互結合網としてクロスバと閉そく網を用いた場合のバンク型マルチポートメモリのモデル化を行い,ランダムアクセスに対するメモリアクセスバンド幅とトランジスタ数,及び,チップ面積の評価をした.その結果,閉そく網であるEBSFとクロスバを用いて階層構造化する方法がバンド幅に対する面積効率が高いことが分かり,同一のランダムアクセスバンド幅の場合,従来のバンク型マルチポートメモリと比較してチップ面積を約15〜20%小さくできることが分かった.

Description Peer Reviewed
Journal Title
電子情報通信学会論文誌. A, 基礎・境界
Volume
J89-A
Issue
10
Spage
774
Epage
789
Published Date
2006-10-01
Publisher
社団法人電子情報通信学会
ISSN
09135707
NCID
AN10013345
Language
jpn
NIIType
Journal Article
Text Version
出版社版
Rights
copyright©2006 IEICE
Relation URL
Old URI
Set
hiroshima-cu