次世代の高速大容量シリアルリンクアーキテクチャの提案

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/6727
File
Title
次世代の高速大容量シリアルリンクアーキテクチャの提案
Title Alternative
Proposal for Next Generation High Speed Serial Link Architecture
Author
氏名 弘中 哲夫
ヨミ ヒロナカ テツオ
別名 HIRONAKA Tetsuo
氏名 土江 竜雄
ヨミ ツチエ タツオ
別名 TSUCHIE Tatsuo
Abstract

今後LSI内外のバスは動作速度向上に伴って高速化するが, それとともに配線遅延が問題化する. つまり, 従来のバスではすべてのバス配線間での信号到着の同時性を保証することが難しく, 従来のバス・アーキテクチャではスキューの保証が困難になる. 本稿では従来のシリアルリンクの利点を採り入れる事により, 伝送遅延が大きく信号到着の同時性が保証できない状況下であっても対応可能な大容量高速バスアーキテクチャである SPBusを提案する. SPBusは従来のバスアーキテクチャに比べ, 必要なバンド幅に応じて配線数を増減できる柔軟なバス・アーキテクチャである. / As the I/O bus speed of LSI grows faster, the more the bus line delay cause trouble. For high speed bus we can not except all signals to reach the receivers within the same clock, that means bus line skew would cause trouble. In this paper we propose a new skew proof bus architecture with the ability to achieve scalable high band width by increasing the number of bus lines.

Journal Title
情報処理学会研究報告. 計算機アーキテクチャ研究会報告
Volume
97
Issue
102
Spage
31
Epage
36
Published Date
1997-10-28
Publisher
社団法人情報処理学会
ISSN
0919-6072
NCID
AN10096105
NAID
110002775149
Language
jpn
NIIType
Technical Report
Text Version
出版社版
Rights
ここに掲載した著作物の利用に関する注意:本著作物の著作権は(社)情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。 / The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan.
本文データは学協会の許諾に基づきCiNiiから複製したものである
Relation
isVersionOf:http://ci.nii.ac.jp/naid/110002775149
Relation URL
Old URI
Set
hiroshima-cu