オンチップマルチプロセッサ用共有キャッシュの実現方式の検討とその性能面積評価

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/6841
ファイル
タイトル
オンチップマルチプロセッサ用共有キャッシュの実現方式の検討とその性能面積評価
別タイトル
Chip Size and Performance Evaluations of Shared Cache for On-chip Multiprocessor
著者
氏名 佐々木 敬泰
ヨミ ササキ タカヒロ
別名 SASAKI Takahiro
氏名 井上 智宏
ヨミ イノウエ トモヒロ
別名 INOUE Tomohiro
氏名 大森 伸彦
ヨミ オオモリ ノブヒコ
別名 OMORI Nobuhiko
氏名 弘中 哲夫
ヨミ ヒロナカ テツオ
別名 HIRONAKA Tetsuo
氏名 マタウシュ ハンス ユルゲン
ヨミ マタウシュ ハンス ユルゲン
別名 MATTAUSCH Hans Jurgen
氏名 小出 哲士
ヨミ コイデ テツシ
別名 KOIDE Tetsushi
キーワード
オンチップマルチプロセッサ
キャッシュアーキテクチャ
共有キャッシュ
性能評価
抄録

半導体技術の発達により,1チップ上に複数のプロセッサやキャッシュメモリ等を集積するオンチップマルチプロセッサの実現が可能となってきている.共有メモリ型マルチプロセッサはプログラムの記述が容易という利点があるが,一般に各プロセッサに付随するキャッシュの一貫性処理をハードウェアで行う必要があり,これがボトルネックとなってプロセッサの性能を十分に引き出せない危険性がある.また,各プロセッサのキャッシュ間でデータの重複が生じるため,キャッシュメモリを有効に利用できないという問題がある.これらの問題を低減する方法として,各プロセッサで一つのキャッシュを共有する共有キャッシュ方式がある.しかしながら,共有キャッシュをマルチポートメモリセル方式のマルチポートメモリで実現した場合,1ポートメモリと比較してチップ面積がポート数の2乗に比例して増加する.例えば0.5μm CMOSプロセスを用いて8台からなるマルチプロセッサを設計した場合,従来の分散キャッシュで128 kByteのキャッシュを実現できるチップ面積を利用しても,マルチポートセル方式の共有キャッシュでは16 kByteの容量しか確保できないため,高い性能が得られない危険性がある.そこで,本論文ではマルチポートメモリセル方式と比較して面積の小さいマルチバンクメモリ方式のマルチポートメモリを用いることで面積性能効率の高い共有キャッシュが実現できることを示す.評価の結果,マルチバンクメモリ方式を用いることで,従来のマルチポートセル方式の共有キャッシュで16 kByteの容量を実現できるチップ面積を用いて64 kByteの共有キャッシュを実現でき,また分散キャッシュやマルチポートセル方式の共有キャッシュと比較して性能が高いことが分かった.

査読の有無
掲載雑誌名
電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理
J87-D-I
3
開始ページ
350
終了ページ
363
出版年月日
2004-03-01
出版者
社団法人電子情報通信学会
ISSN
0915-1915
NCID
AA11341020
NAID
110003171311
本文言語
日本語
資料タイプ
学術雑誌論文
著者版フラグ
出版社版
権利情報
copyright©2004 IEICE
関連URL
旧URI
区分
hiroshima-cu