

MOSFET ドレイン電流ばらつきに対する寄生抵抗の影響

上田 浩一郎 寺田 和夫

広島市立大学大学院 情報科学研究科情報工学専攻

1 はじめに

MOSFET の製造プロセスは微細化が進み、MOSFET の特性ばらつきが回路動作に与える影響が大きくなっている。そのため、個々の MOSFET の特性を測定し、そのばらつきを求める DMA(device Matrix Array) と呼ばれる試験回路が考案されている [1]。本論文では、これらの試験回路が寄生抵抗によって受ける影響をシミュレーションによって調べた。

2 ばらつきの評価方法

本研究では、1 回の測定で MOSFET のチャネル電流のばらつきを求めることができる試験回路を用いてシミュレーションを行った。試験回路は、21 行 21 列に並んだ被測定用 MOSFET とそれらを接続する接続用 MOSFET からなり (図 1)、接続用 MOSFET のゲート電圧を制御することで、回路をマトリクス状接続 (ON 状態) と並列接続 (OFF 状態) に変化させる [2]。それぞれの状態における全体のコンダクタンス G_{on} 、 G_{off} を求めることで、平均に対するばらつきの割合 (比偏差) を求めることができる。 σ が小さいと仮定したとき、コンダクタンスの平均 g_0 、分散 σ^2 を、 G_{on} 、 G_{off} を用いて表すと、以下のように近似できる。

$$g_0 = \frac{m n G_{on} - G_{off}}{n(n-1)} \quad (1)$$

$$\sigma^2 = \frac{m^2}{(n-1)(m-1)} g_0 (G_{on} - G_{off}) \quad (2)$$




図 1: シミュレーションに用いた試験回路

3 シミュレーションと結果

シミュレーションでは、チャネル長 $0.4\mu\text{m}$ 、チャネル幅 $6\mu\text{m}$ の MOSFET モデルを用い、しきい値電圧とチャネル長にばらつき値として正規乱数を与えた。また、試験回路のそれぞれのトランジスタ間には、平均値 70、100 Ω 標準偏差 10%~30% の一様乱数値を持つ抵抗を接続した。これらの値は、実際に試作された DMA のメタル配線抵抗を参考にしている。

以上の条件で試験回路のシミュレーションを行い、比偏差を求めた。比偏差は、回路の ON 状態、OFF 状態のドレイン電流の値を求め、この値から (1)、(2) 式を用いて求めた。

シミュレーションの結果を図 2 に示す。図中の実測データは、実際に試作した DMA で 16 個の MOSFET を測定して求

めた比偏差の値である。また、ケルビン測定は、寄生抵抗の影響を受けないようにするための測定法を用いて測定したデータである [1]。

図 2 を見ると、低 V_g においては抵抗のあるなしにかかわらずほぼ同様であるが、 V_g が大きくなるにつれて比偏差の値がばらついてしまっている。




図 2: 各ゲート電圧における比偏差

4 考察

寄生抵抗が存在しない場合のシミュレーション結果では、 V_g が高いときも比偏差は増加しない。しかし、寄生抵抗が存在する場合と実測データにおいては、高 V_g において比偏差が増加している。このことから、寄生抵抗の影響により高 V_g で比偏差が増加するということがわかる。よって、ケルビン測定を用いても、実測データは寄生抵抗の影響を受けていると考えられる。

また、シミュレーションでは抵抗の値が大きい、またはそのばらつきが大きいほど、比偏差が大きくなっている。このことから、実測した DMA にある寄生抵抗の大きさとそのばらつきを定量的に見積もることができる。

5 結論

実測データとシミュレーション結果の比較から、実測データは寄生抵抗の影響によって高 V_g で比偏差が増加しているということが確認できた。

参考文献

- [1] 向 建宇 "ばらつき評価用試験回路の検討" 第 57 回中国支部連合大会講演論文集 (2006)
- [2] K.Terada and M.Sumida, "A test circuit for measuring standard deviations of MOSFET channel conductance and threshold voltage" Proc. IEEE Int. Conf. on Microelectronics Test structure, p61-69 (2002)