Testing for the Programming Circuit of SRAM-Based FPGAs
URI | http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/6415 | ||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
ファイル |
E82-D_6 _1051.pdf
( 611.0 KB )
公開日
:2010-04-13
|
||||||||||||||||||||||||||||||
タイトル |
Testing for the Programming Circuit of SRAM-Based FPGAs
|
||||||||||||||||||||||||||||||
著者 |
|
||||||||||||||||||||||||||||||
キーワード |
fault detection
LUT-based FPGA
SRAM-based FPGA
functional fault
configuration
|
||||||||||||||||||||||||||||||
抄録 |
he programming circuit of SRAM-based FPGAs consists of two shift registers, a control circuit and a configuration memory (SRAM) cell array. Because the configuration memory cell array can be easily tested by conventional test methods for RAMs, we focus on testing for the shift registers. We first derive test procedures for the shift registers, which can be done by using only the faculties of the programming circuit, without using additional hardware. Next, we show the validness of the test procedures. Finally, we show an application of the test procedures to test Xilinx XC4025. |
||||||||||||||||||||||||||||||
査読の有無 |
有
|
||||||||||||||||||||||||||||||
掲載雑誌名 |
IEICE TRANSACTIONS on Information and Systems
|
||||||||||||||||||||||||||||||
巻 |
E82-D
|
||||||||||||||||||||||||||||||
号 |
6
|
||||||||||||||||||||||||||||||
開始ページ |
1051
|
||||||||||||||||||||||||||||||
終了ページ |
1057
|
||||||||||||||||||||||||||||||
出版年月日 |
1999-06-20
|
||||||||||||||||||||||||||||||
出版者 |
電子情報通信学会(IEICE)
|
||||||||||||||||||||||||||||||
ISSN |
0916-8532
|
||||||||||||||||||||||||||||||
本文言語 |
英語
|
||||||||||||||||||||||||||||||
資料タイプ |
学術雑誌論文
|
||||||||||||||||||||||||||||||
著者版フラグ |
出版社版
|
||||||||||||||||||||||||||||||
権利情報 |
copyright©1999 IEICE
|
||||||||||||||||||||||||||||||
関連URL | |||||||||||||||||||||||||||||||
旧URI | |||||||||||||||||||||||||||||||
区分 |
hiroshima-cu
|