マルチプロセッサシステムのゲートレベルシミュレーション環境の構築と評価

URI http://harp.lib.hiroshima-u.ac.jp/hiroshima-cu/metadata/6723
ファイル
タイトル
マルチプロセッサシステムのゲートレベルシミュレーション環境の構築と評価
別タイトル
Implementation of gate level multiprocessor, simulation and its evaluation
著者
氏名 佐伯 賢治
ヨミ サエキ ケンジ
別名 SAEKI Kenji
氏名 佐々木 敬泰
ヨミ ササキ タカヒロ
別名 SASAKI Takahiro
氏名 弘中 哲夫
ヨミ ヒロナカ テツオ
別名 HIRONAKA Tetsuo
氏名 藤野 清次
ヨミ フジノ セイジ
別名 FUJINO Seiji
掲載雑誌名
全国大会講演論文集
第58回平成11年前期
1
開始ページ
1-25
終了ページ
1-26
出版年月日
1999-03-09
出版者
社団法人情報処理学会
NCID
AN00349328
NAID
110002893244
本文言語
日本語
資料タイプ
会議発表論文
著者版フラグ
出版社版
権利情報
ここに掲載した著作物の利用に関する注意:本著作物の著作権は(社)情報処理学会に帰属します。本著作物は著作権者である情報処理学会の許可のもとに掲載するものです。ご利用に当たっては「著作権法」ならびに「情報処理学会倫理綱領」に従うことをお願いいたします。 / The copyright of this material is retained by the Information Processing Society of Japan (IPSJ). This material is published on this web site with the agreement of the author (s) and the IPSJ. Please be complied with Copyright Law of Japan and the Code of Ethics of the IPSJ if any users wish to reproduce, make derivative work, distribute or make available to the public any part or whole thereof. All Rights Reserved, Copyright (C) Information Processing Society of Japan.
本文データは学協会の許諾に基づきCiNiiから複製したものである
関連情報
isVersionOf:http://ci.nii.ac.jp/naid/110002893244
関連URL
旧URI
区分
hiroshima-cu