形式検証とランダムシミュレーションを併用した大規模ハードウェア設計検証

URI http://harp.lib.hiroshima-u.ac.jp/it-hiroshima/metadata/10457
ファイル
タイトル
形式検証とランダムシミュレーションを併用した大規模ハードウェア設計検証
別タイトル
Large-scale Hardware Verification by Using Formal Method and Random Simulation Together
著者
氏名 窪田 純士
ヨミ クボタ ジュンシ
別名 Kubota Junshi
氏名 垣内 洋介
ヨミ カキウチ ヨウスケ
別名 Kakiuchi Yosuke
氏名 浜口 清治
ヨミ ハマグチ キヨハル
別名 Hamaguchi Kiyoharu
抄録

Formal verification is one of automated techniques to guarantee the correctness of hardware designs. The computational cost of formal verification, however, grows larger for a large-scale design, so that we cannot get the solution. In this paper, we propose a method to utilize intermediate data, which formal verification has generated, for a random simulation. Our method aims to avoid spoiling the computational cost for formal verification even if it does not terminate.

掲載雑誌名
IEEE SMC Hiroshima Chapter Young Researchers' Workshop proceedings : IEEE SMC Hiroshima Chapter若手研究会講演論文集
2012
開始ページ
119
終了ページ
120
出版年月日
2012-07
出版者
IEEE SMC Hiroshima Chapter
ISSN
2187-3577
NCID
HP01495586
NAID
40019881898
本文言語
日本語
資料タイプ
会議発表論文
著者版フラグ
著者版
権利情報
©Copyright by IEEE SMC Hiroshima Chapter. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works.
関連URL
旧URI
区分
it-hiroshima